VHDL sur CACENCE

Discussion in 'Cadence' started by lahianihajer, Oct 10, 2007.

  1. lahianihajer

    lahianihajer Guest

    Hi, je veux concevoir un bloc " décodeur" décrit en langage VHDL.
    Donc, je demande :
    1- Comment écrire ce programme VHDL sur CADENCE,
    2- Après la saisie de ce programme, comment créer un symbole de ce
    bloc.
    S'ils vous plais je veux une réponse détaillée. Et merci d'avance.
     
    lahianihajer, Oct 10, 2007
    #1
Ask a Question

Want to reply to this thread or ask your own question?

You'll need to choose a username for the site, which only take a couple of moments (here). After that, you can post your question and our members will help you out.
Similar Threads

  1. VHDL / auto-layout / decimation filter

  2. How to convert VHDL/ verilog code to layout?

  3. Convert from VHDL to layout

  4. Looking for top Verilog, VHDL reference texts?

  5. Top Verilog & VHDL reference books at over 50% off

  6. Available: Open Source VHDL parser - for free

  7. Récupération fichier V2004 sur VLT2002

Loading...